Synoptique du projet EA106

  • Expliquer le fichier d’analyse MATLAB avec le modèle de base de l’ADC
  • Montrer que le SNR varie en function de l’amplitude du signal
  • Montrer l’effet de la saturation
  • Utiliser les deux fichiers MATLAB et SIMULINK pour faire un modulateur Delta
  • Analyse du modulateur Delta en function du pas d’intégration et de la fréquence du signal d’entrée.
  • Construction du démodulateur
  • Cela suffira pour les deux séances.

Ce module sert d'introduction à la conception d'un système complet sur FPGA. Les étudiants sont confrontés aux problèmes liés à la cohabitation fonctionnelle entre des modules logiciels et des modules en logique câblée.

L'objectif de ce module est d'initier les étudiants à la recherche. Le champ d'action se situe autour des systèmes de conversion de données et ses applications dérivées. L'idée est de considérer un composant mixte (convertisseur analogique numérique ou convertisseur numérique analogique) et de trouver des solutions numériques pour compenser les défauts de non linéarité ou d'appariement qui sont de plus en plus prégnants.

Les compétences recherchées sont les suivantes :

  • modélisation
  • traitement du signal
  • implantation numérique

Les outils utilisés seront :

  • MATLAB/SIMULINK
  • SYSGEN (outil XilinX compatible avec Simulink)

L'évaluation se fera sous la forme d'une soutenance devant un jury composé d'enseignant chercheur et d'industriels;